利用rc網路設計滯後輸出信號

① 方波脈沖有RC延遲0.1ms電路圖。輸出還是脈沖信號。

方波脈沖信號可以延遲，用單穩態觸發器，如CD4098，有成形電路，選好RC就可。

② 如何調整RB和RC使放大電路獲得最大不失真輸出信號

這個取決於靜態工作點的位置，當RC固定時，調整Rb就可以方便的進入飽和，對於NPN型管，如果工作點越高，或者說RC阻值越大，越容易進入飽和，調整Rb和Rc都可以進入飽和，只要固定一個量，調整另一個量都可以進入飽和。

③ 如何用運算放大器，RC延遲電路做流水燈

開關接通時，電容開始充電。開關斷開時，電阻會限制電容的放電，只讓其放出一個小電流。這自然加長了電容的放電時間。可以這樣想：假設你的電容充滿電時能讓一個LED發光5秒，然後你用一個電阻與電容串聯，讓電容的放電量縮小為原來的四分之一，即原來放完電時現在只放完了全部的四分之一。放電時間自然會延長至原來的四倍。然後你用三極體放大電流，就完成了延時。

④ RC電路對輸入信號有移相作用，每一節可移相最大為90°，我想知道這個移相的過程，請簡單描述一下

一階RC低通濾波電路除了具有高頻成分衰減功能之外，還具有滯後移相功能。信號頻率越高，輸出電壓相對於輸入電壓的滯後就越大。當信號頻率等於截止頻率，即ωRC=1時，輸出電壓比輸入電壓滯後45º。ωRC→∞時，滯後移相可達90º。

為尊重版權而聲明，本資料摘自於元增民《模擬電子技術簡明教程》清華大學出版社，預計2014年9月出版。

⑤ rc延時電路，設R=100K,C=10pF,理論延時為1us，實際模擬結果只有0.7us，求高手解答

RC電路其實只是把一個很陡的上升沿變成一個緩慢上升的波形，所以具體延時多少還要看你的判決電平是多高。判決電平越高，緩慢上升的信號要達到這個電壓所需的時間越長，相當於延時越長。R*C算出的時間常數只是電壓上升到63.2%所需的時間。

⑥ RC移向網路電路

微控制器時鍾系統的設計對於系統的全局性能是十分關鍵的。為了得到廉價、准確而穩定的時鍾，在大多數情況下，可採用石英晶體或者是陶瓷振盪器作為參考時鍾。這些器件的典型工作頻率范圍為100kHz到10MHz。然而，它們都有一些缺點，即振盪器消耗的電流會隨振盪器的振盪頻率的增加而增加，因此，若採用的石英晶體振盪器具有高Q值，那麼，在系統上電後，將需要一個較長的時間才能使頻率和幅度達到穩態，所以，石英晶體振盪器不能為中斷提供快速的響應。
對於一個電池供電的系統，最基本的要求就是功耗要低。但同時又會出現一些相互矛盾的問題，因為採用低頻時鍾雖然可以達到節能和延長電池使用時間的要求，但採用高頻時鍾卻可以實現對事件的快速反應，並增強處理突發事件的能力；另外，在某些情況下，還會要求時鍾具有很高的穩定度。
由於MSP430x4xx系列微控制器是採用一個增強型的鎖頻環FLL＋（Frequency－Locked Loop Plus）來為系統提供時

鍾，因此，可以較好地解決以上矛盾，從而使系統成本、功耗、處理能力以及穩定度得到了進一步的優化。
1 MSP430微控制器簡介
MSP430系列是由美國德州儀器（TI）公司推出的16位超低功耗微控制器。該系列微控制器具有處理能力強、運行速度快、指令簡單、功耗低等優點，並具有靈活而簡單的外圍設備，由於採用了JTAG技術、FLASH在線編程技術、BOOTSTRAP等諸多先進技術，因此具有很高的性價比。MSP430系列器件採用3V電源供電，工作頻率為1MHz，其單周期16位指令的速度可以達到1MIPS（million instructions persecond），電流消耗僅為400μA。事實上，MSP430從低功耗模式3（電流消耗僅為1．5μA）到完全激活狀態僅需6μs，因此可以很好地實時處理中斷。MSP430的這些優越的特點主要源於它兩方面的設計，即16位精簡指令體系結構和獨特的時鍾系統。
MSP430x4xx系列產品的時鍾系統採用FLL而沒有採用傳統的PLL（Phase－Locked Loop）設計，這主要是考慮到FLL能夠快速的啟動並達到穩定。PLL達到鎖定狀態需要幾百甚至上千個時鍾周期，而FLL＋經過預先准確設置後，可以在系統啟動時立即鎖定，從而為快速響應中斷提供了保障。並且PLL通常是用模擬元件來實現的，因此需要不斷的消耗能量。而FLL是純數字系統，可以用軟體來控制。它在非激活模式下，其電流消耗為0。
2 FLL＋模塊的組成
MSP430x4xx系列的FLL＋時鍾模塊是MSP430x3xx系列FLL結構的一種擴展，但卻與MSP430x1xx系列的時鍾系統有很大的不同，後者沒有硬體FLL，因此，要想獲得較精確的時鍾，需用軟體進行DCO頻率校準，這也就是所謂的「軟鎖頻」。由於FLL＋支持的頻率范圍更大，因而可以採用手錶晶振或者高頻晶振。圖1所示是FLL＋模塊的基本組成，從圖中可以看出：FLL＋主要由LFXT1振盪器、LFXT2振盪器、DCO振盪器和鎖頻環以及時鍾緩沖輸出組成。

2．1 LFXT1振盪器
LFXT1產生的信號稱為ACLK。通過配置與之相關的寄存器和外接不同的晶體或者諧振器，LFXT1可以工作在兩種操作模式：低頻或高頻模式。低頻通常採用32768Hz的手錶晶振，高頻的頻率范圍則為455kHz～8MHz。在絕大多數情況下，LFXT1運行於低頻模式，其主要原因如下：
（1）工作頻率低，功耗小。在進入低功耗模式3時，只有手錶晶振處於激活狀態。此時典型的電流消耗僅為1．5μA；
（2）穩定度高；
（3）價格低廉；
（4）體積小；
（5）電路簡單，外接手錶晶振時，不需要外接電容。
因手錶晶振的功耗很小，所以它可以連續工作，這樣就避免了啟動和穩定所需要的時延。並且32768Hz的時鍾一直有效也意味著當其它系統處於關閉狀態時，系統的一些片上外圍設備可以繼續處於激活狀態。例如，LCD或者用作實時時鍾的某一個定時器等都可以處於激活狀態。
在有特別需要的情況下，LFXT1也可以通過外接高速晶體或者諧振器工作於高頻模式。不過此時需要外接電容。
2．2 LFXT2振盪器
LFXT2為高頻振盪器，其工作頻率也為455kHz～8MHz。LFXT2結構比較簡單，若是系統需要穩定度很高的高頻時鍾可以採用它，不需要時可以通過軟體將其關閉。不過高頻振盪器的兩個引腳必須要接外部電容。
2．3 DCO振盪器和鎖頻環（FLL）
MSP430x4xx系列FLL＋模塊的DCO（Digitally－Controlled Oscillator）振盪器是一個集成的RC振盪器。產生的時鍾信號稱為DCOCLK，經過FLL調節和校準後可用作系統時鍾（MCLK）和外圍設備的時鍾（SMCLK）。這個模塊是整個時鍾系統的核心。其基本結構所示。
2．4時鍾緩沖輸出
由於MSP430提供有時鍾緩沖輸出。因此可以通過軟體編程來控制其分頻比FLL DIV，以對ACLK進行1、2、4、8等分頻。分頻後的輸出可以用來為外圍電路提供時鍾。

3 FLL＋的工作原理
對於RC振盪器，由於其頻率會隨溫度和電壓的變化而變化，因此在對時鍾精度要求較高的情況下，DCOCLK通常要通過FLL進行校頻後，才能用於系統時鍾。
3．1倍頻方案
在需要較高數據處理速度時，ACLK就不能單獨勝任，在這種情況下，就要用到倍頻技術。為了支持更大范圍的頻率變化，FLL＋的倍頻方案增加了DCO＋控制位。當DCO＋取0、1時，fDCOCLK輸出時鍾頻率不同，具體如下：

式中可編程因子N的范圍為1～127，D為1、2、4、8。所以當DCO＋＝1，N＝127，D＝8時，DCO的輸出頻率為最大。其值為：

式中，fACLK取32768Hz。可見，通過改變N、D和DCO＋，可以很容易地調節用作MCLK／SMCLK的DCO頻率。但要注意，最後得到的MCLK不能超過器件的工作頻率。 3．2頻率抽頭
DCO的輸出時鍾為DCOCLK，這個時鍾被（D×（N＋1））分頻後應與ACLK進行比較。若DCOCLK用於系統時鍾MCLK，則同步器將對ACLK和MCLK／（D×（N＋1））進行比較，然後用比較所得的差值來對一個10位的頻綜器進行「up」或者「down」模式計數。這樣，MCLK／SMCLK就可以在1024種可能的設置上不斷地進行調節。一旦頻率被鎖定，同步器輸出的誤差信號就變為0，此時有MCLK＝N×ACLK。在頻綜器的10位輸出中，5位用於DCO頻率抽頭（NDCO），另外的5位用於頻率調整（NDCOMOD）。5個抽頭可組成29種頻率（28，29，30和31抽頭是一樣的），每一個抽頭比前一個要高約10％。
明顯可以看到：DCO只能產生一些離散的頻率分量。所以說僅僅依靠改變N、D和DCO＋無法使同步器的輸出達到嚴格的0。

3．3頻率調整
DCO頻率調整器的作用是通過混合相鄰的DCO周期來減小長期的累計周期變化。換句話說，就是通過控制fn＋1在一個調整周期內所佔的比率來減小輸出頻率與所需頻率之間的誤差。具體的頻率調整器跳變模式如圖3所示。圖中，調整器以32個DCO時鍾周期為一個周期。NDCOMOD可用於定義需要混合的fn＋1的比例常數。

下面的公式定義了DCO長期輸出頻率與相鄰跳變頻率之間的關系：

由此可見，頻率調整器通過為每個DCO周期獨立地選擇fn或者fn＋1，來調整DCO的輸出頻率，進而實現分數抽頭的目的。
必須明確的是，MCLK的精度只是建立在平均的基礎上。對於短期精度，由於每個周期來自相鄰的DCO頻率抽頭，因此是不精確的；而對於長期精度，由於經過了累加平均，因而相對誤差被減小了。實際上，由於調整器的周期為32，每次調整量為每一頻率段的10％，因此相對誤差可降到低於0．33％。
也可以通過軟體編程NDCOMOD來確定DCO的輸出頻率，以便用FLL鎖頻時達到快速鎖定的目的；而在不用FLL時，可不用外部晶振來產生所需頻率。假如所需頻率f為100Hz，並假定DCO在0抽頭時的頻率為f0＝700Hz。則與f相鄰的兩個頻率為：

將這兩個頻率代入上面的公式中，便可以求得NDCOOD＝24。所以，若DCO中心頻率為1MHz，那麼，將24寫入與NDCOMOD相應

的寄存器中，即可在無外接晶振的條件下獲得所需時鍾。在這種應用條件下，需要注意幾點：
●FLL和調整器在系統復位時默認為允許，要工作在這種狀態，必須首先禁止FLL。否則DCO會自動鎖定到f0；
●f0是不確定的，在具體應用時應先測定，然後再用它來計算所需的相鄰頻率。
●由於DCO的輸出頻率會隨著穩定度和電壓的變化而漂移，所以不能應用於對時鍾精度要求較高某『稀?lt;BR>3．4 DCO頻率范圍控制
在通過調節倍頻因子N改變MCLK時，FLL＋調節DCO的頻率將趨於目標頻率。當MCLK穩定在新的頻率抽頭之前，每向下一個DCO抽頭，其變化一次需要1024個時鍾周期的延時。可以看到，對於MCLK的大范圍頻率變化，將需要很大的時延才能達到穩定。對此，MSP430x4xx系列採用了一種頻率分段的機制來處理這種大范圍的頻率變化。即將DCO輸出的700kHz～40MHz分為5段，每一段的中心頻率基於典型頻率fnominal（2MHz）的倍數。使用時可以通過控制寄存器SCFI0的FN＿8、FN＿4、FN＿3、FN＿2等四位對它進行控制。表1列出了DCO的頻率范圍控制方法。由表中可見，通過控制這些位可在不改變當前抽頭設置的情況下改變DCO的輸出頻率MCLK（實際上是立即選擇了相鄰的抽頭，而不是逐個調節）。因此，在這種方式下，DCO調節到所需頻率的時間比僅僅通過調節倍頻因子要短得多。所以首先應根據所需頻率來調整DCO的中心頻率，或者在MCLK變化較大時及時調節DCO的中心頻率。

4用FLL＋優化系統性能
MSP430x4xx正是由於採用了上述FLL＋時鍾模塊，才使它的全局性能得到了優化。同時，它還提供有靈活的時鍾配置選擇，各個模塊的時鍾都可用軟體選擇。也可以根據系統的具體要求來動態調整系統的時鍾頻率，進而優化它的性能。 使用

時，一般可按照以下原則來進行：
●若需要穩定而精確的低頻時鍾，可以採用LFXT1時鍾；
●若需要穩定而精確的高頻時鍾，可以採用LFXT2時鍾；
●若需要系統能夠快速地從節能模式切換到激活模式，可以採用DCO經鎖頻後為系統提供時鍾MCLK／SMCLK。FLL＋的一個突出優點就是能夠快速地達到穩定狀態。
設計時，要盡可能地選擇較低的工作頻率來降低系統的功耗。此外，系統還提供有5種可編程的節能模式，以便更好地降低系統功耗。
另外，FLL＋的振盪器具有自動切換功能，當DCO沒有用於MCLK或SMCLK時，利用該功能可自動關閉DCO。但是一旦DCOCLK信號被用於MCLK／SMCLK，DCO就會立即自動開啟。而當外接晶振或者諧振器出現錯誤或停振時，系統時鍾也會自動切換到DCO模式，從而進一步提高系統的可靠性。

參考文獻

1．MSP430x4xx Family User』s Guide（SLAU056B）
2．The MSP430x3xx Clock System（SLAA080）
3．胡大可．MSP430系列FLASH型超低功耗16位單 片機．北京航空航天大學出版社，2001

⑦ 用正弦交流電的相量法分析RC網路輸出信號滯後輸入信號的相位差，並計算出滯後時間，···怎麼做·急需

用雙蹤示波器啊。
根據圖像算出峰值點（實際上可以是任意點）之間的時間，就是了。

⑧ 放大器的輸出接RC並聯電路到運放正端是什麼作用

R為反饋電阻，夠成負反饋電路，單獨接一個反饋電阻的原理很簡單，想必樓主知道不多說。下面我說一下為什麼還要並聯一個電容。
一般線性工作的放大器(即引入負反饋的放大電路)的輸入寄生電容Cs會影響電路的穩定性。放大器的輸入端一般存在約幾皮法的寄生電容Cs，這個電容包括運放的輸入電容和布線分布電容，它與反饋電阻Rf組成一個滯後網路，引起輸出電壓相位滯後，當輸入信號的頻率很高時，Cs的旁路作用使放大器的高頻響應變差，其頻帶的上限頻率約為：ωh=1／(2πRfCs)若Rf的阻值較大，放大器的上限頻率就將嚴重下降，同時Cs、Rf引入的附加滯後相位可能引起寄生振盪，因而會引起嚴重的穩定性問題。對此，有兩個解決方法。一個簡單的解決方法是減小Rf的阻值，使ωh高出實際應用的頻率范圍，但這種方法將使運算放大器的電壓放大倍數下降(因Av=-Rf/Rin)。為了保持放大電路的電壓放大倍數較高，更通用的方法是在Rf上並接一個補償電容Cf，使RinCf網路與RfCs網路構成相位補償。RinCf將引起輸出電壓相位超前，由於不能准確知道Cs的值，所以相位超前量與滯後量不可能得到完全補償，一般是採用可變電容Cf，用實驗和調整Cf的方法使附加相移最小。若Rf=10kΩ,Cf的典型值絲邊3～10pF。對於電壓跟隨器而言，其Cf值可以稍大一些。
希望你能看懂，呵呵。說簡單一點，為了消除自激振盪加了電容C做為超前補償。

⑨ 如何利用RC濾波電路去除1KHz以上的信號

具體信號 具體分析
讓RC電路截止頻率略高於有效信號的頻率
另外最好RC電路的輸出阻抗最好等於 輸入阻抗